PIPELINING DAN RISC

PIPELINING DAN RISC

Pipelining adalah teknik pemecahan satu pekerjaan/ tugas menjadi beberapa subtugas,dan mengeksekusi sub-tugas tersebut secara bersamaan/ paralel dalam unit-unit multi hardware atau segmen-segmen

¨ Tujuan yg ingin dicapai dlm pipeline adalah untuk meningkatkanthroughput. (the number of instructions complete per unit of time – but it is not reduce the execution time of an individual instruction)

¨ Waktu yg digunakan untuk eksekusi setiap tugas sama dengan waktu yg digunakan untuk satu eksekusi nonpipeline.

¨ Tetapi karena eksekusi tugas yg berurutan dilakukan secara bersamaan, maka jumlah tugas yg dapat dieksekusi dlm suatu waktu yg disediakan lebih tinggi

¨ Hardware pipeline menyediakan throughput yang lebih baik dibandingkan dgn hardware non-pipeline.

 

RISC adalah komputasi kumpulan instruksi yang disederhanakan. RISC merupakan sebuah arsitektur komputer atau arsitektur komputasi modern dengan instruksi-instruksi dan jenis eksekusi yang paling sederhana. Arsitektur ini digunakan pada komputer dengan kinerja tinggi, seperti komputer vektor. Selain digunakan dalam komputer vektor, desainini juga diimplementasikan pada prosesor komputer lain, seperti pada beberapamikroprosesor Intel 960, Itanium (IA64) dari Intel Corporation, Alpha AXP dari DEC, R4x00dari MIPS Corporation, PowerPC dan Arsitektur POWER dari International Business Machine.Selain itu, RISC juga umum dipakai pada Advanced RISC Machine (ARM) dan StrongARM(termasuk di antaranya adalah Intel XScale), SPARC dan UltraSPARC dari Sun Microsystems,serta PA-RISC dari Hewlett-Packard.

 

Prosessor Vector Pipelining

1. Berkurangnya kontensi memori karena adanya akses memori yang lebih sedikit

2. Berkurangnya pendekodean instruksi

3. Tingkah lakunya bias diramalkan, hal ini khususnya penting bagi:

��Pengindeksan implicit dan akses memori

��Pencabangan implicit

 

��Terdapat berbagai macam instruksi pada register to register

��Siklus Instruksi memiliki 2 Fase:

 

1. I : Instruction Fetch (Pengambilan Instruksi)

2. E : Execute (Melakukan operasi ALU dengan register input dan output)

��Operasi Load danStore memiliki3 Fase:

 

1. I : Instruction Fetch

2. E : Execute (Menghitung alamat memori)

3. D : Memory (Operasi register ke memori atau memori ke register)

 

Reduced Instruction Set Computer (RISC)

 

pada arsitektur RISC : Set instruksi yang terbatas dan sederhana Register general purpose yang berjumlah banyak, atau penggunaanteknologi kompiler untuk mengoptimalkan pemakaian registernya. Konsep arsitektur RISC banyak menerapkan proses eksekusi pipeline. Meskipun jumlah perintah tunggal yang diperlukan untuk melakukan pekerjaan yang diberikan mungkin lebih besar, eksekusi secara pipeline memerlukan waktu yang lebih singkat daripada waktu untuk melakukan pekerjaan yang sama dengan menggunakan perintah yang lebih rumit.Mesin RISC memerlukan memori yang lebih besar untuk mengakomodasi program yang lebih besar. IBM 801 adalah prosesor komersial pertama yang menggunakan pendekatan RISC.

 

KARAKTERISTIK RISC

 

��Satu instruksi pers iklus

��Operasi register to register

��Mode pengalamatan yang sederhana

��Format instruksi yang sederhana

��Desain hardwired (tanpamicrocode)

��Format instruksi yang fix

��Proses compile yang cepat

 

Aspek komputasi yang ditinjau dalam merancang mesin RISC adalah sbb.: Operasi-operasi yang dilakukan: Hal ini menentukan fungsi-fungsi yang akan dilakukan oleh CPU dan interaksinya dengan memori. Operand-operand yang digunakan: Jenis-jenis operand dan frekuensi pemakaiannya akan menentukan organisasi memori untuk menyimpannya dan mode pengalamatan untuk mengaksesnya. Pengurutan eksekusi: Hal ini akan menentukan kontrol dan organisasi pipeline. Eksekusi Instruksi

 

 

 

Reference     :   http://elib.unikom.ac.id/files/disk1/390/jbptunikompp-gdl-sindrianil-19458-10-9-pipeli-g.pdf

http://funsday.blogspot.com/2009/04/93-reduced-instruction-set-computer.html

http://ocw.gunadarma.ac.id/course/industrial-technology/program-of-electronics-engineering-study-2013-s1/arsitektur-komputer/pipeline-dan-risc

This entry was posted in Uncategorized. Bookmark the permalink.

Leave a Reply

Fill in your details below or click an icon to log in:

WordPress.com Logo

You are commenting using your WordPress.com account. Log Out / Change )

Twitter picture

You are commenting using your Twitter account. Log Out / Change )

Facebook photo

You are commenting using your Facebook account. Log Out / Change )

Google+ photo

You are commenting using your Google+ account. Log Out / Change )

Connecting to %s